《家电维修》杂志在2010年第12期刊登了一篇《剖析液晶屏逻辑板TFT偏压电路》文章，原文作者对逻辑板主要产生的4个工作电压(VDD、VDA、VGH、VGL)进行了分析。笔者阅读后，也想谈一谈自己的理解。

         现行的电视信号格式(包括各种视频信号)，都是为显像管显示方式而设计的，要想把显像管显示方式的格式信号，在液晶屏上显示出来，必须经过转换，完成这一转换任务的电路，称之逻辑板电路。

         要使逻辑板电路正常工作需要各种电压，有所谓液晶屏逻辑板TFT偏压电路，也就是上述的4个工作电压，即:(1)VDD，逻辑板及驱动电路工作电压，一般为2.5V~3.3V;（2)VDA，屏数据驱动电压，经处理后产生灰阶电压，一般为14V~20V;(3）VGH，屏TFT薄膜开关管MOS的开通电压，一般为20V~30V;(4)VGL，屏TFT薄膜开关管MOS的关断电压，一般为-5V。下面分别阐述其产生过程。

1.VDD电压产生电路

       VDD电压产生电路是由UP1的( TPS65161 )的15、17、18、20、21脚内部电路及外部电路组成，如图1所示。为便于分析，对图1进行简化，Q3用开关K1代替，于是得简图2、3，结合图1、2、3进行分析。

       上电后，UP1的16(图中未标出)脚(EN1)接输入12V电压(高电平)，20、21(图中未标出)脚的输入电压分两路，一路送到基准电压发生器，产生稳定的8V电压，给驱动运放提供工作电压;-路供电内部MOS开关管漏极。时钟脉冲发生器产生的脉冲送到锯齿波发生器中，经调制处理后输出调制脉冲到运放的同相输入端，误差放大器输出的控制电压送到运放的反相输入端，经运放比较放大，输出电压到驱动控制器中，产生的驱动脉冲经驱动运放放大后，驱动MOS开关管Q3，见图1。下面分两个时段进行讨论。

(1)t0~t1时段

       在t0时刻，Q3的控制极输入正极性的跳变脉冲，如图4所示，Q3导通。相当于开关K1闭合，见图2，此时，V12电压通过导通的Q3，即开关K1，从UP1的18脚输出，向L24充电，见图2中的L1，同时向负载供电，由于电感线圈中的电流不能突变，因而电流是线性逐渐增大的，于是在L24两端产生左正右负的感应电势e1，此时DP9处于反偏状态而截止，感应电势与电源电压叠加，合成电压为零，到t1时刻，充电结束，此时L24两端感应电势达到最大值。

(2)t1~t2时段
        在t1时刻，输入到Q3控制极脉冲迅速转变为负脉冲，见图4所示，导致Q3截止，相当于开关K1断开，见图3所示，根据楞次定律，开关K1突然断开的瞬间，电感线圈L24两端要产生一个反电动势e2，以维持原来方向的电流，使之沿原方向继续流动。开关K1断开后，I24中的电流向负载供电，并与DP9构成回路，见图3中的e2，因为此时L24两段左负右正的感应电势使DP9正偏而导通，所以DP9又称之为续流二极管。
       重复以上周期，可得到持续的VDD25电压，为了稳定输出电压，通过RP11、RP12、RP15、RP14，对VDD25取样分压，并反馈到UP1的写脚，经内部电路处理后，控制驱动脉冲的占空比，从而实现稳压控制。
        VDD25电压分两路，一路经L1、CP56滤波后得到VDD电压，为逻辑板上时序控制器和扫描驱动器以及数据驱动器提供电压;另一路经CP39、CP40滤波后，送到UP5的①脚，经内部稳压处理后得到VDD18电压，供逻辑板上的时序控制芯片使用。

2. VAA-FB电压产生电路

       VAA-FB电压产生电路由UP1的①、②、③、④、⑤、28脚内部电路与外部电路构成，如图5所示。为便于分析，用开关K2代替Q2，于是得简图6、7，结合图5、⑥、⑦进行分析。上电后，UP1内部的750kHz的振荡器开始振荡，产生的振荡脉冲送逻辑控制电路，经逻辑控制电路处理后经运放驱动放大，去驱动MOS开关管Q1，如图5所示，下面分两个时段进行讨论。
(1)t0~t1时段

         在t0时刻，Q1的控制极输入正极性的跳变脉冲(可参考图4，只是脉冲幅度及占空比不同)，Q1导通，相当于开关K2闭合，V12电压经电感线圈LP7、开关2(导通的Q1)，经IP7充电，电流方向如图6中的L1所示，于是LP7两端产生左正右负的感应电动势e1(此时DP6反偏截止)，如图6所示，由于电感线圈中的电流不能突变，所以LP7电路电感线圈中的电流是线性逐渐增大的，并以磁能形式储存能量，到t1 时刻，充电结束，LP7两端感应电势达到最大值。

(2)在t1~t2时段

        在t1时刻，输入到Q1控制极的脉冲迅速转变为负脉冲(参考图4，只是脉冲幅度及占空比不同)，导致Q1截止，相当于开关K2断开，根据楞次定律，开关K2突然断开的瞬间，电感线圈LP7两端要产生一个左负右正的反电动势e2(如图7所示)，以维持原来方向的电流，使之沿原方向继续流动，于是LP7电流通过二极管DP6(此时DP6二极管正偏导通，称之续流二极管)与负载构成回路，并向负载供电，如图7中的I3所示，同时电源V12通过LP7与DP6也给负载供电，如图7中的I2，这样回路中的总电流I总=I2+I3，也就是说LP7两端的感应电势与电源电压叠加后一起向负载供电.由于电源电压为12V，那么设计电路参数及Q导通与截止控制脉冲的占空比时，使IP7两端产生8V左右的感应电势，这样VAA-FB=12+8=20V左右电压。

        产生VAA-FB电压后，一路经RP2、RP4、RP6、RP9取样分压，取样分压后的电压反馈到UP1的①脚，控制驱动脉冲的占空比，从而实现稳压控制，另一路电压经CP16滤波后加到UP1的③脚，内接一个过 压保护开关Q2和过压保护比较器，过压保护比较器将③脚的电压与内部基准电压进行比较，当③脚电压上升到23V时，UP1内部驱动控制器关掉N沟道的MOS管，输出电压低于过压阈值时，内部驱动控制器再开始工作。重复以上周期，即可得到稳定持续的VAA-FB电压。
3.VDA电压产生电路

        VDA电压产生电路由UP1的27脚及外围电路构成，如图8所示。逻辑板上的主芯片输出PWR-ON信号(高电平)到UP1⑨脚(EN2)，在26脚内外电路延时作用后，UP1 27脚内部MOS管Q1截止，27脚输出电压(20.2V)到QP1的栅极，QP1将输入电压VAA-FB进行串联稳压，从源极输出VAA电压，经CP12、CP13等滤波后产生VDA电压。

4.VGH、VGL电压产生电路

       VGH、VGL电压产生电路由UP1的8、10、14、11、13、24脚内部电路与外围电路构成，如图9所示。

       逻辑板上的主芯片输出PWR-ON信号到UP1的⑨脚( EN2)，在26脚内外电路延时作用下，⑧脚输入电UP1的11脚输出的正极性脉冲经CP22、DP7(3)~(2)=极管构成回路，并对CP22充电，电流方向如图10中L1所示。

       2)t1~t2时段，在这个时段内，UP1的11脚输出负极性的脉冲(可参考图4，只是脉冲幅度及占空比不同)，DP7(3)~(2)处的二极管反偏而截止，而DP7(3)~{1)处的二极管正偏导通，负极性的脉冲经DP7(3)~(1)处的二极管整流，CP24滤波而得到VGL负电压，如图11中的12所示。

       为了稳定输出电压，UP1 24脚输出基准电压经RP23送至UP 13脚，输出电压经RP22取样也送UP1 13脚，经内部电路处理后，控制输出脉冲的占空比，实现稳压(如图9所示)，重复以上周期可得到稳定持续的vGL电压。
(2)VGH电压产生电路(分两个时段讨论)

       1)t0-t1时段，在这个时段内，UP1 10脚输出正极性的脉冲(可参考图4，只是脉冲幅度及占空比不同)，经CP18耦合，DP5(3)~(2)二极管整流，CP43\CP19滤波，可得到5V左右的电压，如图12所示。

      2)t1 -t2时段，在这个时段内，UP1的 10脚输出负极性的脉冲，经CP18耦合到DP5(3)处，DP(3)~(2)处二极管反偏截止，DP5(3)-{1 )处二极管正偏导通，VAA-FB电压经DP(3)~{1)处二极管，CP18与UP1的⑧脚构成回路，并对CP18充电，如图13所示。

       重复以上周期，可得到持续稳定的vGH电压。
       由于VGH电压较高，达到25~30V，用VAA-FB(20V )左右的电压经DP5(1)~(3)处二极管后，与DP5(3)~(2 )处二极管整流滤波后得到的电压叠加，即可得VGHP电压，如图12所示。
       为了稳定输出电压，VGHP电压经RP19、RP29分压后，反馈至UP1的14脚内部运放的反相输入端，与运放的正相输入端的参考电压比较后，送电流控制电路处理控制输出脉冲的占空比，从而实现稳压。

       VGHP电压在主芯片输出的GVON和GVOFF信号作用下，控制QP7的导通与截止，经QP8稳压产生vGH电压，如图14所示。