LT1720 可采用 3 种 8 引脚封装;每个比较器具有 3 个引脚,再加上电源引脚和接地引脚。除了 SO 和 MSOP 封装之外,还提供了一种适合空间受限型应用的 3mm x 3mm 扁平 (高度仅 0.8mm) 双侧引脚细间距无引线封装 (DFN)。LT1721 采用 16 引脚 SSOP 和 S 封装。
LT1720的引出脚配置通过把最敏感的输入 (反相) 置于远离输出的地方 (被电源轨所屏蔽),最大限度地减轻了寄生效应。
一、LT1720功能和特点
超快:
4.5ns (采用 20mV 过驱动电压)
7ns (采用 5mV 过驱动电压)
低功率:每个比较器的电流消耗为 4mA
专为 3V 和 5V 工作电源而优化
引出脚配置专为高速易用性而优化
输入电压范围扩展至负电源轨以下 100mV
TTL/CMOS 兼容型轨至轨输出
具规定限值的内部迟滞
低动态耗用电流;15μA/(V-MHz),在大多数电路中受负载的支配
纤巧型 3mm x 3mm x 0.8mm DFN 封装 (LT1720)
二、LT1720引脚功能
三、LT1720内部方框图
四、LT1720典型应用电路
网友评论